कम्प्युटर / सूचना प्रविधि कम्प्युटर अपरेटर (पाँचौँ तह) र सहायक – प्राविधिक पत्र

प्राविधिक पत्र: प्रश्न र उत्तर

सही लागेको विकल्पमा थिच्नुहोस्। सही भए हरियो, गलत भए रातो देखिन्छ; ५ सेकेन्डपछि सही उत्तर र व्याख्या देखिन्छ।

सही: ० / ०

2011. A cache has access time 10 ns and main memory 100 ns, with hit ratio 0.9. Using average access time = h x Tc + (1 - h) x Tm, the average access time is:

      क19 ns ख10 ns ग28 ns घ91 ns
      💬 टिप्पणी / गल्ती रिपोर्ट (०)

      छलफल / प्रश्न उत्तरमा गल्ती छ

      पठाउनुहोस्

      टिप्पणी जाँचपछि मात्र देखिन्छ।

2012. The cache hit ratio is defined as:

      कmisses / hits खhits / misses गmisses / (hits + misses) घhits / (hits + misses)
      💬 टिप्पणी / गल्ती रिपोर्ट (०)

      छलफल / प्रश्न उत्तरमा गल्ती छ

      पठाउनुहोस्

      टिप्पणी जाँचपछि मात्र देखिन्छ।

2013. Which type of hardware interrupt cannot be disabled by the CPU through software?

      कNon-maskable interrupt (NMI) खMaskable interrupt गVectored interrupt from the keyboard घTimer interrupt
      💬 टिप्पणी / गल्ती रिपोर्ट (०)

      छलफल / प्रश्न उत्तरमा गल्ती छ

      पठाउनुहोस्

      टिप्पणी जाँचपछि मात्र देखिन्छ।

2014. A signal from a device that causes the CPU to suspend its current work and attend to the device is called a/an:

      कhandshake खbus request acknowledgement गinterrupt घclock pulse
      💬 टिप्पणी / गल्ती रिपोर्ट (०)

      छलफल / प्रश्न उत्तरमा गल्ती छ

      पठाउनुहोस्

      टिप्पणी जाँचपछि मात्र देखिन्छ।

2015. Instruction pipelining improves CPU performance mainly by:

      कreducing the size of each instruction खincreasing main memory capacity गoverlapping the stages of several instructions घeliminating the need for cache memory
      💬 टिप्पणी / गल्ती रिपोर्ट (०)

      छलफल / प्रश्न उत्तरमा गल्ती छ

      पठाउनुहोस्

      टिप्पणी जाँचपछि मात्र देखिन्छ।

2016. The width of a computer's data bus mainly determines:

      कthe maximum memory that can be addressed खhow many bits can be transferred at one time गthe clock speed of the CPU घthe number of I/O ports
      💬 टिप्पणी / गल्ती रिपोर्ट (०)

      छलफल / प्रश्न उत्तरमा गल्ती छ

      पठाउनुहोस्

      टिप्पणी जाँचपछि मात्र देखिन्छ।

2017. Which system bus carries memory addresses from the CPU and is unidirectional?

      कAddress bus खData bus गControl bus घPower bus
      💬 टिप्पणी / गल्ती रिपोर्ट (०)

      छलफल / प्रश्न उत्तरमा गल्ती छ

      पठाउनुहोस्

      टिप्पणी जाँचपछि मात्र देखिन्छ।

2018. In direct addressing mode, the address field of an instruction contains:

      कthe operand value itself खthe address of a location that holds the operand's address गthe number of a register घthe memory address of the operand
      💬 टिप्पणी / गल्ती रिपोर्ट (०)

      छलफल / प्रश्न उत्तरमा गल्ती छ

      पठाउनुहोस्

      टिप्पणी जाँचपछि मात्र देखिन्छ।

2019. In immediate addressing mode, the operand is:

      कstored at the memory address given in the instruction खcontained in the instruction itself गheld in a register named by the instruction घpointed to by the stack pointer
      💬 टिप्पणी / गल्ती रिपोर्ट (०)

      छलफल / प्रश्न उत्तरमा गल्ती छ

      पठाउनुहोस्

      टिप्पणी जाँचपछि मात्र देखिन्छ।

2020. Which CPU register records conditions such as zero, carry, sign and overflow produced by ALU operations?

      कInstruction register खStatus (flag) register गMemory address register घProgram counter
      💬 टिप्पणी / गल्ती रिपोर्ट (०)

      छलफल / प्रश्न उत्तरमा गल्ती छ

      पठाउनुहोस्

      टिप्पणी जाँचपछि मात्र देखिन्छ।